Wir entwickeln KI-gestütztes Engineering, Simulation und technische Systeme für die moderne Elektronikentwicklung — vom Schaltungsentwurf und SPICE-genauer Analyse bis hin zu Embedded-Systemen, Automatisierung und Engineering-Workflows der nächsten Generation.
Fünf Praxisbereiche, ein einheitlicher Workflow. Wir behandeln Simulation, Verhaltensmodellierung, maschinelles Lernen, KI-Tooling und Firmware als eine einzige Entwurfsfläche — damit die analoge Realität und das Softwaremodell synchron bleiben.
Mixed-Signal-Modellierung — analoge Frontends und digitale Steuerung in einer Netzliste. Transienten-, AC- und Monte-Carlo-Toleranzläufe auf unserem hauseigenen Simulator, mit aus dem Layout rückannotierten Parasitics. Jedes Modell wird gegen Messbank-Messungen korreliert, bevor es in eine Leiterplatte einfließt.
Bauteil- und Subsystemmodelle, destilliert aus Datenblättern und Messbank-Daten — schnell genug für Sweeps auf Systemebene und dennoch an das Silizium angepasst. Das Modell bleibt der Vertrag zwischen der analogen Realität und der darüberliegenden Firmware.
Quantisierungsbewusstes Training, INT8/INT4-Deployment, Sensorfusion auf dem Gerät. Modelle, die in 256 kB passen und die schwellwertbasierte Heuristik, die sie ersetzen, dennoch übertreffen.
Interne Copiloten, die Ihre Netzlisten, Datenblätter und Testprotokolle lesen. Closed-Loop-Assistenten, die Bauteilauswahlen vorschlagen, Toleranzverletzungen markieren und Test-Fixtures schreiben.
Produktionsfirmware in Rust und C. RTOS-Bring-up, Bootloader, sicheres OTA, deterministische Scheduler. Wir liefern die Version, die den Feldeinsatz übersteht — nicht die Demo.
Jedes Projekt wird mit einem virtuellen Zwilling ausgeliefert. Wir co-simulieren das analoge Frontend, den MCU und die ML-Pipeline, sodass das, was Sie im Labor sehen, dem entspricht, was Sie im Feld erhalten. Unten: eine RC-Tiefpassstufe, von DC bis 1 MHz durchgefahren — Betrag in dB, Phase in Grad, in jedem Frame aktualisiert.
Ein Mensch formuliert die Absicht — Spezifikation, Randbedingungen, Ziele. Klare Anforderungen, kein fertiger Schaltplan.
Das Modell schlägt einen Kandidaten vor: Topologie, Werte, eine Netzliste — aus den Bauteilbibliotheken, denen wir bereits vertrauen.
Unser Simulator führt sie aus — Transienten, AC, Ecken, Toleranzen. Bestanden oder nicht — gemessen an der Spezifikation, nicht an einer Meinung.
Sie liest, warum eine Messung fehlgeschlagen ist, überarbeitet den Entwurf und gibt ihn direkt an den Simulator zurück.
Triaxialer Beschleunigungssensor am Antriebsgehäuse, mit 25,6 kHz abgetastet, FFT und ein quantisiertes 3-Klassen-CNN (gesund / beobachten / Fehler) laufen int8 auf einem STM32H7 — keine Cloud-Anbindung, Inferenz unter 40 ms. Trainiert auf Daten mit eingebrachten Fehlern von einem Prüfstand, dann an der Linie nachjustiert. In den ersten 90 Tagen: 23 % weniger ungeplante Stillstände, bei einer Fehlalarmrate, die das Instandhaltungsteam abgenommen hat.
Instrumentierungs-Frontend mit DC-Servo und Right-Leg-Drive an einem 24-Bit-Delta-Sigma-ADC, eingangsbezogenes Rauschen über das EKG-Band unter 0,4 µVrms gehalten. Der analoge Pfad wurde in SPICE modelliert und vor dem Layout gegen die MCU-Firmware co-simuliert, sodass das Bring-up beim ersten Board zum Modell passte. 92 % First-Spin-Ausbeute bei der Pilotcharge; vollständige Rausch- und CMRR-Charakterisierung mit den Boards übergeben.
Eine Retrieval-Pipeline über die Netzlisten, Datenblätter und Regressionsprotokolle der Gruppe, mit Tool-Calls für die parametrische Bauteilsuche. Sie schlägt Alternativen vor, die innerhalb von Toleranz und Derating bleiben, entwirft erste Testpläne und nennt für jede Aussage die Quelle — ein Ingenieur gibt weiterhin frei. Läuft vollständig auf interner Infrastruktur; über ~40 Reviews hinweg verkürzte sie die Review-Zeit um rund 31 %, vor allem durch den Wegfall der Datenblattsuche.